

دانشگاه زنجان و ائمده‌های پژوهشی آن را پذیرفته‌اند. این دانشگاه در سال ۱۳۴۷ میلادی تأسیس شد و از اولین دانشگاه‌های ایرانی است که در زمینه علمی و تحقیقاتی فعالیت می‌نماید. این دانشگاه دارای ۱۰ دانشکده و ۲۵۰۰۰ نفر دانشجو است. اهداف این دانشگاه عبارتند از تأمین انسانی، تحقیق و توسعه، انتشار دانش و ارتقاء کیفیت زندگانی. این دانشگاه در حوزه‌های مختلفی مانند علوم انسانی، علوم طبیعی، علوم پزشکی، علوم اسلامی و علوم اقتصادی فعالیت می‌نماید.



کروهبرق آزماييگاه پژوههبرق و انجمنه زنجان دانشکده هندسي کروهبرق آزماييگاه پژوههبرق و انجمنه زنجان دانشکده هندسي

پروژه برق و انتقاله زنجان و اشکده همندی کروه برق آنایاگاه پروژه برق و انتقاله زنجان و اشکده همندی کروه برق آنایاگاه پروژه
پایان نامه کارشناسی

برق و انتگاه زنجان و اسکلهه هندسی کروه برق آذربایجان پروره برق و انتگاه زنجان و اسکلهه هندسی کروه برق آذربایجان و اسکلهه هندسی کروه برق آذربایجان پروره برق گرایش: الکترونیک

عنوان: مهندسی کرده برق آزمایشگاه پژوهه برق و انجام زنجان و اینکه مهندسی کرده برق آزمایشگاه پژوهه برق و انجام زنجان و اینکه مهندسی تحلیل، و برسی، تابع سیستم، های اث میدانه، حند گیته، و FinFET

استاد راهنمای: خانم دکتر نیره قبادی

نگارش: مهسا گردون پیر پروژه برق و انتقال زنجان داشکده هندسی کوه برق آذربایجان پردیز و انتقال زنجان داشکده هندسی کوه برق آذربایجان پردیز

سازمان کاه و پرورش دار

از استاد کر اتکرم سرکار خانم دکتر قادی

خاطرگاک ها و راهنمایی های ارزشمند شان در آن دیگاه پژوهی برق و انگاهه زنجان و انگاهه مهندسی کروه

تیغہ مرق دانشگاہ ملکہ مند سی کروہ برق آنیا کا پوڑہ برق دانشگاہ زنجان والکدو مند سی کروہ برق
تقدر و سکرمی نامم۔

عنوان صفحه

نمودار ۱-۱ طرح ساده‌ی ماسفت‌های FDSOI . الف) ماسفت با BOX نازک، ب) ماسفت با BOX نازک و صفحه‌ی زمین که میتواند به عنوان گیت دوم در نظر گرفته شود ۵

نمودار ۱-۳ وابستگی الکترواستاتیک در مسافت های (الف) بالک دار، (ب) کاملاً تخلیه شده، (ج)

پروپریتی و اسکاؤنچر دو گیتی

و اندیشه زبان و اسلکه همنزی لروهه برق آنایی کاه پروره برق آنایی زبان و اندیشه همنزی لروهه برق آنایی کاه پروره برق
نمودار ۲-۱ ضخامت فیلم سیلیکونی بر حسب ولتاژ آستانه بیان شده توسط خاکی فیروز..... ۱۷ برق و اندیشه زبان

نمودار ۲-۲ ساختار ماسفت های چند گیتی

و اکسل و هندی کروبرق آنومودار ۲-۳ نمونه هایی از ساختار ماسفت های دوگیتی (الف) ماسفت دلتا، ب) فین فت ۱۳

نمودار-۲-۴ کاهش ولتاژ عملکردی در ترانزیستور tri-Gate نسبت به ترانزیستور مسطح.....۱۴

۱۵ IEEE شده توسط

نمودار ۲-۶ ساختار ماسفت های محیطی ۱۵

نمودار-۲ (الف) فین فت کانال نوع T، ب) بالک فین فت، ج) ترانزیستور چند کانالی اثر میدانی

برنامه زبان و ادبیات اسلامی کوچه میانی ۲۰ نمودار ۱- سیستم مختصات و اجزای میدان الکتریکی در یک ترانزیستور چند گیتی

و انشاه زنجان و اشکده منزی کروه برق آذایگاه پروره برق و انشاه زنجان و اشکده منزی کروه برق آذایگاه پروره برق و انشاه زنجان و اشکده منزی کروه برق آذایگاه پروره برق و انشاه زنجان

نمودار ۳-۲ حداقل فیلم سیلیکونی و عرض قطعه مجاز در برابر طول گیث برای جلوگیری از اثرات کanal کوچک ۲۴

و اشکده منزی کروه برق آذایگاه پروره برق و انشاه زنجان و اشکده منزی کروه برق آذایگاه پروره برق و انشاه زنجان و اشکده منزی کروه برق آذایگاه پروره برق و انشاه زنجان و اشکده منزی ۲۵

نمودار ۳-۳ (الف) ساختار مسطح ماسفت تک گیتی ، ب) ساختار فت چند گیتی و چند باله ای ۲۶

نمودار ۳-۴ (الف) برشی عرضی از ماسفت های چند گیتی چند باله ای ، ب) تصویر SEM از باله ها ۲۶

نمودار ۳-۵ جریان محركه ای نرمالیزه شده فین فت با ضخامت ۰.۵ نانومتر و ماسفت ها سه گیتی ۲۷

نمودار ۳-۶ برشی عرضی از قطعه Ω گیتی الف) $r_{top} = r_{bot}$ ، ب) $r_{top} \neq r_{bot}$ ۲۸

نمودار ۳-۷ $dgmdvg$ در ماسفت Ω گیتی نمایش داده شده است. گیت پلی سیلیکون $+N$ در ۲۸

نمودار ۳-۸ نظر گرفته شده است. الف) $r_{top} = r_{bot} = 1nm$ ۲۸

و اشکده منزی کروه برق آذایگاه پروره برق و انشاه زنجان و اشکده منزی کروه برق آذایگاه پروره برق و انشاه زنجان و اشکده منزی کروه برق آذایگاه پروره برق و انشاه زنجان و اشکده منزی ۳۵

نمودار ۴-۱ نمودار هدایت حرارتی بر حسب دما برای TSI متفاوت ۳۷

نمودار ۴-۲ پراکندگی دمایی در ماسفت های نوع n نیمه تخلیه . اندازه قطعه ۳۸

نمودار ۴-۳ منحنی $ID - VDS$ در ماسفت های نوع n کاملا تخلیه شده ۰.۴ میکرومتری همراه با ۳۹

اثر خود گرمایی و بدون در نظر گرفتن آن در دو دمای ۳۰۰ و ۴۰۰ درجه کلوین ۴۰

نمودار ۴-۴ ماکزیمم تغییرات دمایی شبکه همراه با بایاس درین در بایاس گیت ۳ و ۵ و ۱۰ ولت برای ماسفت های کاملا تخلیه شده نوع n ۴۱

نمودار ۴-۵ پراکندگی دمایی شبکه در ماسفت های بالک دار نیمه تخلیه و کاملا تخلیه شده ی SOI ۴۲

نمودار ۴-۶ عملکرد دمایی تاخیر انتشار در ماسفت های بالک دار و SOI با $tsi = 60,90 nm$ ۴۳

دانشگاه زنجان و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق و اسکلهه زنجان و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق و اسکلهه
زنجان و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق و اسکلهه زنجان و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق و اسکلهه
نmodار ۴- ۷ نمودار جریان درین بر حسب ولتاژ گیت در ماسفت های نوع n کاملا تخلیه شده درق و اسکلهه زنجان
هنگام عملکرد در دما های ۳۰۰، ۴۰۰، ۵۰۰ و ۶۰۰ درجه کلوین..... ۴۵

نmodار ۴- ۸ نمودار جریان درین بر حسب ولتاژ گیت در ماسفت های نوع n کاملا تخلیه شده SOI در
محندسی کروه برق آزمایشگاه پژوهه برق و اسکلهه زنجان و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق و اسکلهه زنجان و اسکلهه
ناحیه ای خطی و اشباع در نقطه i ZTC در دماهای ۳۰۰، ۴۰۰ و ۵۰۰ درجه کلوین . توجه شود که
کروه برق آزمایشگاه پژوهه برق و اسکلهه مهندسی کروه برق و اسکلهه زنجان و اسکلهه
نmodar ۴- ۹ تغییرات نقطه i بایاس ZTC با ضخامت فیلم سیلیکونی ماسفت های SOI ۴۷

نmodar ۴- ۱۰ تغییرات نقطه i بایاس ZTC با طول گیت قطعات ۴۸

نmodar ۴- ۱۱ وابستگی ولتاژ آستانه به دما در ماسفت های SOI نوع n با ضخامت فیلم سیلیکونی
برق و اسکلهه زنجان و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق و اسکلهه زنجان و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق
ن۹۰ و ۷۰ نانومتر ۵۰

نmodar ۴- ۱۲ نمودار gm - vGS برای ماست های کاملا تخلیه شده i SOI نوع n در دماهای
زنجان و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق و اسکلهه زنجان و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق و اسکلهه
ن۵۰۰، ۴۰۰، ۳۰۰ و ۵۵۰ درجه i کلوین . برای ناحیه ای خطی تعریف شده است . ۵۲

نmodar ۴- ۱۳ نمودار gm - vGS برای ماست های کاملا تخلیه شده i SOI نوع n در دماهای
دانشگاه و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق و اسکلهه زنجان و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق
ن۴۰۰، ۳۰۰ و ۵۵۰ درجه i کلوین . برای ناحیه ای اشباع تعریف شده است . ۵۳

نmodar ۴- ۱۴ منحنی جریان درین بر حسب ولتاژ درین برای ماسفت های $0.4\mu m$ کاملا تخلیه شده
ی SOI در دمای ۳۰۰، ۴۵۰ و ۴۰۰ کلوین ۵۴

نmodar ۴- ۱۵ منحنی جریان درین بر حسب ولتاژ درین در ماسفت های $0.4\mu m$ نیمه تخلیه شده
SOI در دمای ۳۰۰، ۴۵۰ و ۴۰۰ درجه i کلوین . مشاهده می شود که اثر کینک به دلیل افزایش دما رخ
آزمایشگاه پژوهه برق و اسکلهه مهندسی کروه برق آزمایشگاه پژوهه برق و اسکلهه زنجان و اسکلهه مهندسی کروه برق
داده است . ۵۵

نmodar ۴- ۱ نمونه ای از نحوه i مش بندی در یک قطعه i FDSOI ۶۰

نmodar ۴- ۲ ساختار شبیه سازی شده ماسفت FDSOI ۶۲

نmodar ۴- ۳ منحنی مشخصه i جریان درین بر حسب ولتاژ گیت در ماسفت FDSOI شبیه سازی
شده ۶۳

۶۵..... منحنی مشخصه‌ی جریان درین بر حسب ولتاژ درین سورس.....

نمودار ۵- ۶ تغییرات ولتاژ آستانه با تغییر ولتاژ گیت زیرین در ماسفت دو گیتی شبیه سازی شده..

نمودار ۵-۷ تغییرات منحنی مشخصه‌ی جریان درین برحسب ولتاژ گیت دوم که در زیر کanal قرار داده شده است. ۶۷

و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان
با بالک سيليكوني ساخته شد . طبق پيشکينی شركت اينتل در سال ۲۰۱۸ طول گيت ترانزيستورها
به ۵.۹ نانومتر در سال ۲۰۲۶ به ميزان ۰.۷۲ نانومتر خواهد رسيد . در سال ۱۹۹۰ با کوچک شدن طول
اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده
گيت ترانزيستورها به کمتر از ۰.۷ نانومتر عملکرد ترانزيستورها دچار مشکل شد . زيرا زمانی که ابعاد يك

مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان ماسفت کاهش پيدا مي کند ، سطح ولتاژ و ضخامت اكسيد گيت نيز يابد و از آنجايي که ولتاژ
کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و اشکده مهندسي کروه
نآدار آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و اشکده مهندسي کروه
ناچار يابد کاهش يابد . اين باعث افزایش جريان سورس-درین ناشي از نفوذ گرمایي الکترونها مي شود و
پروژه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و اشکده مهندسي کروه برق
چون در همين حال اكسيد گيت به ضخامت چند لايه ي اتم رسيده است ، پديدهي تونل زني مکانيك

کوانتموي رخ مي دهد و موجب افزایش شديد جريان هاي عبوری مي شود . بنابراین توانايي الکترون گيت
در کنترل ولتاژ توزيعي و جريان عبوری کاهش مي يابد که اين پديده به اثر کanal کوچک^۱ ، معروف است .

همچنين ناخالصی های ناخواسته موجود در شبکه سيليكوني مانع از تغييرپذيری ويزگی های قطعات از
کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و اشکده
حمله ولتاژ آستانه شد و در نهايتي قانون مور در سال ۱۹۴۷ پايان يافت .[۲]

و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه
زنجمان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده
اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده
مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي
کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه
برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق
برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق
آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق
آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق
پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه
برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق
و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق
و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق و انشاوه زنجان و اشکده مهندسي کروه برق آزمايگاه پروژه برق

دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه

زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

دانشگاه مهندسی کروه برق با منقضی شدن قانون مور ساختار های جدیدی برای پیروی ترانزیستور ها از قانون مور پیشنهاد شد

که دارای دو جز اصلی است:

کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

اویلن طرح ماسفت های SOI کاملا تخلیه شده^۱ است که در آن لایهی سیلیکونی نازک بر روی اکسید انباسته شده^۲ قرار گرفته است و مزیت کاهش خازن پارازیتی و افزایش جریان درایو عبوری را دارد

برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

می باشد . (شکل ۱-۱-الف) و دیگری با وجود صفحه زمین با ناخالصی زیاد^۳ که در بین بستر سیلیسیومی و اکسید انباسته قرار می گیرد (شکل ۱-۱-ب).

در ابتداء ماسفت های کاملا تخلیه شده ، توسط یک گیت کار می کردد هر چند بدنه^۴ می توانست به پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

عنوان گیت دوم در نظر گرفته شود . اما در فین فت ها از ۲ یا چند گیت استفاده می شود. به شکل ۱-۱-

برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

مراجعه شود^۵. [۱]

دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه

زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

دانشگاه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

می کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

دانشگاه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

می کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

دانشگاه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

می کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه

پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه

برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه

BOX

GP(ground plane)

sub

¹Fundamentals of Ultra-Thin-Body MOSFETs and FinFETs, JERRY G. FOSSUM University of Florida

دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه زنجان و اسکلهه مهندسی کروه برق آرایاگاه پروژه برق و دانشگاه

نومدار-1 طرح ساده‌ی ماسفت‌های FDSOI. الف) ماسفت با BOX نازک، ب) ماسفت با BOX نازک و صفحه‌ی زمین که

- [1] JERRY G. FOSSUM, VISHAL P. TRIVEDI ,” Fundamentals of Ultra-Thin-Body MOSFETs and FinFETs” Cambridge University, University of Florida
- [2] Jean-Pierre Colinge” FinFETs and Other Multi-Gate Transistors” ISBN 978-0-387-71751-7.
- [3]G. Moore,” Cramming more components onto integrated circuits” *Electronics*, vol.38, p.114 ,1965.
- [4] W.Xiong, K. Ramkumar, S.J. Jamg, J.T. Park, J.P. Colinge, “*Self-aligned ground-plane FDSOI MOSFET*”, Proceedings of the IEEE International SOI Conference 23, 2002.
- [5] T. Skotnicki, G. Merckel, T. Pedron,” *The voltage-doping transformation: a new approach to the modeling of MOSFET short-channel effects*”, IEEE *Electron Device Letters*, vol. 9, p. 109, 1998.
- [6] Jagadesh Kumar Mamidala, Rajat Vishnoi, Pratyush Pandey” *Tunnel Field-effect Transistors (TFET) Modelling and Simulation*”
- [7] Claudio Fiegna, , Yang Yang, Enrico Sangiorgi, , and Anthony G. O’Neill” *Analysis of Self-Heating Effects in Ultrathin-Body SOI MOSFETs by Device Simulation*” IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 55, NO. 1, JANUARY 2008
- [8] Bernard M. Tenbroek, , Michael S. L. Lee, William Redman-White, , R. John T. Bunyan, and Michael J. Uren” *Self-Heating Effect in SOI MOSFET’s and Their Measurement by Small Signal Conductance Techniques*” IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 43, NO. 12, DECEMBER 1996
- [9] A.K. Goel, T.H. Tan” *High-temperature and self-heating effects in fully depleted SOI MOSFETs*” Microelectronics Journal,VOL 37 ,P.963–975,2006
- [10] E. Pop, J. Rowlette, R. W. Dutton, and K. E. Goodson, “*Joule heating under quasi-ballistic transport conditions in bulk and strained silicon devices*,” in Proc. Int. Conf. SISPAD, 2005, pp. 307–310.

- [11] G. K. Wachutka, "Rigorous thermodynamic treatment of heat generation and conduction in semiconductor device modeling," *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 9, no. 11, pp. 1141–1149, Nov. 1990.
- [12] E. Pop, R. Dutton, and K. Goodson, "Thermal analysis of ultra-thin body device scaling," in *IEDM Tech. Dig.*, 2003, pp. 883–884.
- [13] W. Liu and M. Asheghi, "Thermal conductivity measurements of ultra-thin single crystal silicon layers," *Trans. ASME, J. Heat Transf.*, vol. 128, no. 1, pp. 75–83, Jan. 2006.
- [14] E. J. Nowak, "Maintaining the benefits of CMOS scaling when scaling bogs down," *IBM J. Res. Develop.*, vol. 46, no. 2/3, pp. 169–180, 2002.
- [15] V. De and S. Borkar, "Technology and design challenges for low power and high performance," in *Proc. ISLPED*, 1999, pp. 163–168.
- [16] W. Haensch, E. J. Nowak, R. H. Dennard, P. M. Solomon, A. Bryant, O. H. Dokumaci, A. Kumar, X. Wang, J. B. Johnson, and M. V. Fischetti, "Silicon CMOS devices beyond scaling," *IBM J. Res. Develop.*, vol. 50, no. 4/5, pp. 339–361, Jul. 2006.
- [17] J. H. Choi, A. Bansal, M. Meterelliyo, J. Murthy, and K. Roy, "Leakage power dependent temperature estimation to predict thermal runaway in FinFET circuits," in *Proc. ICCAD*, Nov. 2006, pp. 583–586.
- [18] D. Esseni, M. Mastrapasqua, G. K. Celler, C. Fiegna, L. Selmi, and E. Sangiorgi, "Low field electron and hole mobility of SOI transistors fabricated on ultrathin silicon films for deep submicrometer technology application," *IEEE Trans. Electron Devices*, vol. 48, no. 12, pp. 2842–2850, Dec. 2001.
- [19] A.A. Osman, M.A. Osman, N.S. Dogan, M.A. Imam, "Zero temperature coefficient biasing point of partially depleted SOI MOSFETs", *IEEE Trans. Electron Devices* (1995) 1709–1711.
- [20] N. Arora, "MOSFET Models for VLSI Circuit Simulation", *Computational Microelectronics*. Wien, Ger-many: Springer-Verlag, 1993

- [21] S. M. Sze, "Physics of Semiconductor Devices", 2nd ed. New York: Wiley, 1981.
- [22] D. A. Dallmann and K. Shenai, "Scaling constraints imposed by self-heating in submicron SOI MOSFET's," IEEE Trans. Electron Devices, vol. 42, no. 3, pp. 489-496, Mar. 1995
- [23] ATLAS Users Manual, SILVACO International.
- [24] F.S. Shoucair, "Design consideration in high temperature analog CMOS integrated circuits", IEEE Trans. Components, Hybrids, Manuf. Technol. CHMT-9 (3) (1986) 399-404.
- [25] F.S. Shoucair, W. Hwang, "Electrical characteristics of large scale integration (LSI) MOSFETs at very high temperatures part II: experiment", Microelectron. Reliab. 24 (3) (1984) 497-510.
- [26] M.J. Sherony, L.T. Su, J.E. Chung, D.A. Antoniadis, "Reduction of threshold voltage sensitivity in SOI MOSFETs", IEEE Electron Device Lett. 16 (3), P.100-102, 1995
- [27] G. Groeseneken, J.P. Colinge, H.E. Maes, J.C. Alderman, S. Holt, "Temperature dependence of threshold voltage in thin-film SOI MOSFETs", IEEE Electron Device Lett. 11 (9), P.329-331, 1990.
- [28] A.A. Osman, M.A. Osman, "Investigation of high temperature effects on MOSFET gate transconductance", Fourth International High Temperature Electronics Conference Proceedings, June 1998.
- [29] <https://www.silvaco.com/examples/tcad/section43/index.html>
- [30] <http://www.itrs.net/>
- [31] H.-N. Lin, H.-W. Chen, C.-H. Ko, C.-H. Ge, H.-C. Lin, T.-Y. Huang, and W.-C. Lee, "Channel backscattering characteristics of strained PMOSFETs with embedded SiGe source/drain," in IEDM Tech. Dig., 2005, pp. 141-144.
- [32] S. E. Thompson, M. Armstrong, C. Auth, S. Cea, R. Chau, G. Glass, T. Hoffman, J. Klaus, M. Zhiyong, B. McIntyre, A. Murthy, B. Obradovic, L. Shifren, S. Sivakumar, S. Tyagi, T. Ghani, K. Mistry, M. Bohr, and Y. El-Mansy, "A logic nanotechnology featuring strained-silicon," IEEE Electron Device Lett., vol. 25, no. 4, pp. 191-193, Apr. 2004.